Thiết Kế Và Thi Công Bộ Tính Toán FFT 16 Điểm Dựa Trên Công Nghệ FPGA

Các tác giả

  • Văn Thành Lộc Nguyễn Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam
  • Trương Hữu Thương Hoàng Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam
  • Thị Hoài Nhi Mai Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam
  • Duy Tân Đỗ Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam

Email tác giả liên hệ:

tandd@hcmute.edu.vn

DOI:

https://doi.org/10.54644/jte.71B.2022.1139

Từ khóa:

16-point FFT, FPGA, R2SDF, Pipeline, Testbench

Tóm tắt

Bài báo này trình bày thiết kế và thi công một bộ tính toán FFT (Fast Fourier transform) 16 điểm dựa trên công nghệ FPGA với kiểu dữ liệu là số phức trong đó phần thực và phần ảo được biểu diễn dưới dạng số thực dấu chấm tĩnh. Trong đó, một số thực dấu chấm tĩnh được xác định bằng 16 bit với bit trọng số cao là bit dấu bù 2, 9 bit tiếp theo là phần nguyên, 6 bit cuối là phần phân số. Thông qua các kết quả đánh giá qua mô phỏng và thực thi thực tế trên kit FPGA, chúng tôi chỉ ra tính hiệu quả của thiết kế được đề xuất so với một số thiết kế đang có. Tần số hoạt động của hệ thống là 149.867 MHz cho ra 4,683,343 phép tính FFT 16 điểm mỗi giây và sai số của các kết quả thấp (chỉ khoảng 0.3). Từ bộ tính toán FFT này, có thể mở rộng để thực hiện các biến đổi nhiều điểm hơn do được thiết kế theo kiến trúc pipeline với các khối dễ dàng thay đổi kích thước cũng như có thể nhúng vào các hệ thống yêu cầu bộ tính toán FFT 16 điểm.

Tải xuống: 0

Dữ liệu tải xuống chưa có sẵn.

Tiểu sử của Tác giả

Văn Thành Lộc Nguyễn , Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam

Nguyen Van Thanh Loc received his B.S degree from Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam, in 2020. His main research interests include communication networks and applications of error-control coding for wireless communications.

Trương Hữu Thương Hoàng, Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam

Hoang Truong Huu Thuong received his B.S degree from Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam, in 2021. His main research interests include communication networks and FPGA-based design for DSP applications.

Thị Hoài Nhi Mai, Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam

Mai Thi Hoai Nhi received his B.S degree from Ho Chi Minh City University of Technology and Education (HCMUTE), Vietnam, in 2021. Her main research interests include wireless communication networks and FPGA-based designs for DSP applications.

Duy Tân Đỗ, Trường Đại học Sư phạm Kỹ thuật Tp.HCM, Việt Nam

Do Duy Tan received his B.S. degree from Ho Chi Minh City University of Technology (HCMUT), Vietnam, and M.S. degree from Kumoh National Institute of Technology, Korea, in 2010 and 2013, respectively. He received his Ph.D. degree from Autonomous University of Barcelona, Spain, in 2019. He is currently with the Department of Computer and Communication Engineering, Ho Chi Minh City University of Technology and Education (HCMUTE) in Vietnam as an Assistant Professor. His main research interests include real-time optimisation for resource allocation in wireless networks and coding applications for wireless communications.

Tài liệu tham khảo

J. Cooley and J. Tukey, “An Algorithm for the Machine Calculation of Complex Fourier Series”, Mathematics of Computation, vol. 19, pp. 297-301, Apr. 1965. DOI: https://doi.org/10.1090/S0025-5718-1965-0178586-1

C. Lin, Y. Yu and L. Van, “A Low-Power 64-Point FFT/IFFT Design for IEEE 802.11a WLAN Application”, IEEE International Symposium on Circuits and Systems, pp. 4523-4526, May. 2006.

P. Wang, J. McAllister and Y. Wu, “Software Defined FFT Architecture for IEEE 802.11ac”, 2013 IEEE Global Conference on Signal and Information Processing, pp. 1246-1249, Dec. 2013. DOI: https://doi.org/10.1109/GlobalSIP.2013.6737134

P. Dinh, L. Lanante, M. Nguyen, M. Kurosaki and H. Ochi, “An Area-Efficient Multimode FFT Circuit for IEEE 802.11ax WLAN Devices”, 2017 19th International Conference on Advanced Communication Technology, pp. 735-739, Feb. 2017. DOI: https://doi.org/10.23919/ICACT.2017.7890190

J. Zyren, “Overview of the 3GPP Long Term Evolution Physical Layer”, Freescale Semiconductor, Jul. 2007

B. Zhou, Y. Peng and D. Hwang, “Pipeline FFT Architectures Optimized for FPGAs”, International Journal of Reconfigurable Computing, vol. 2009, Sep. 2009. DOI: https://doi.org/10.1155/2009/219140

K. Maharatna, E. Grass, and U. Jagdhold, “A 64-Point Fourier Transform Chip for High-Speed Wireless LAN Application Using OFDM”, IEEE Journal of Solid-State Circuits, vol. 39, no. 3, pp. 484-493, Mar. 2004. DOI: https://doi.org/10.1109/JSSC.2003.822776

B. Fernandes and H. Sarmento, “FPGA Implementation and Testing of A 128 FFT for A MB-OFDM Receiver”, Analog Integrated Circuits and Signal Processing, vol. 70, pp. 241-248, Sep. 2011. DOI: https://doi.org/10.1007/s10470-011-9787-2

S. Gupta, “Low Power Implementation of Fast Fourier Transform Processor on FPGA”, International Journal of Advanced Computer Research, vol. 3, no. 4, pp. 98-105, Dec. 2013.

Abhishek Mankar, A. Diptisankar Das and N. Prasad, “FPGA Implementation of 16-Point Radix-4 Complex FFT Core Using NEDA”, Students Conference on Engineering and Systems (SCES), pp. 1-5, 2013. DOI: https://doi.org/10.1109/SCES.2013.6547522

S. Saenz, J. Raygoza, E. Becerra, S. Cisneros and J. Dominguez, “FPGA Design and Implementation of Radix-2 Fast Fourier Transform Algorithm with 16 and 32 Points”, 2015 IEEE International Autumn Meeting on Power, Electronics and Computing (ROPEC), pp. 1-6, 2015.

K. N. Parvin and M. Z. Hussain, "Impact of radices for the design of efficient FFT processor," 2018 2nd International Conference on Inventive Systems and Control (ICISC), pp. 950-954, 2018 DOI: https://doi.org/10.1109/ICISC.2018.8398941

S. He and M. Torkelson, “A new approach to pipeline FFT processor”, Proceedings of the 10th International Parallel Processing Symposium, pp. 766-770, Apr. 1996.

M. Garrido, M. Acevedo, A. Ehliar and O. Gustafsson, “Challenging the Limits of FFT Performance on FPGAs”, 2014 International Symposium on Integrated Circuits (ISIC), pp. 172-175, 2014. DOI: https://doi.org/10.1109/ISICIR.2014.7029571

V. Patil and T. M. Manu, "FPGA Implementation Radix-2 DIT FFT Using Fixed Point Arithmetic and Reduced Arithmetic Complexity," 2021 International Conference on Intelligent Technologies (CONIT), 2021. DOI: https://doi.org/10.1109/CONIT51480.2021.9498315

J. Wang, Y. Xie, B. Li, C. Yang and S. Hu, "The Reconfigurable Pipelined Variable-point FFT Processor Design," 2019 IEEE International Conference on Signal, Information and Data Processing (ICSIDP), 2019. DOI: https://doi.org/10.1109/ICSIDP47821.2019.9172930

S. Sanjeet, B. D. Sahoo and K. K. Parhi, "Comparison of Real-Valued FFT Architectures for Low-Throughput Applications using FPGA," 2021 IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), 2021. DOI: https://doi.org/10.1109/MWSCAS47672.2021.9531878

Tải xuống

Đã Xuất bản

2022-08-30

Cách trích dẫn

[1]
V. T. L. Nguyễn, T. H. T. Hoàng, T. H. N. Mai, và D. T. Đỗ, “Thiết Kế Và Thi Công Bộ Tính Toán FFT 16 Điểm Dựa Trên Công Nghệ FPGA”, JTE, vol 17, số p.h Special Issue 02, tr 10–18, tháng 8 2022.

Số

T. 17 S. Special Issue 02 (2022)

Chuyên mục

Bài báo khoa học

Categories

Giấy phép

Bản quyền (c) 2022 Tạp chí Khoa học Giáo dục Kỹ Thuật - ĐH SPKT TP.HCM

Giấy phép Creative Commons

Tác phẩm này được cấp phép theo Giấy phép quốc tế Creative Commons Attribution-NonCommercial 4.0 .

Bản quyền thuộc về JTE.

Crossref
Scopus
Google Scholar
Europe PMC

Các bài báo được đọc nhiều nhất của cùng tác giả